


येन येन येन येन



INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日 : 西元 <u>2003</u> 年 <u>11</u> 月 <u>17</u> 日 Application Date

申 請 案(號: 092132101

Application No.

申 請 人: 友達光電股份有限公司

Applicant(s)

司

Director General







發文日期: 西元 2004<sub>年</sub> 2 月 27 日

Issue Date

發文字號: 09320187580

Serial No.

जर जर जर जेर जर जर जर जर जर जर जर जर

申請日期:	IPC分類	
申請案號:		

1 9/1 //( 3/0						
(以上各欄)	由本局填言	發明專利說明書				
:	中文	液晶顯示器之製造方法				
發明名稱	英 文	METHOD OF FABRICATING A LIQUID CRYSTAL DISPLAY				
	姓 名(中文)	1. 孫文堂				
二 發明人 (共1人)	姓 名 (英文)	1.Wein-Town Sun				
	國籍(中英文)	1. 中華民國 TW				
	住居所(中文)	1. 高雄市楠梓區和昌里19鄰和光街95巷1號				
	住居所 (英 文)	1.				
	名稱或 姓 名 (中文)	1. 友達光電股份有限公司				
三 申請人 (共1人)	名稱或 姓 名 (英文)	1. AU Optronics Corp.				
	國 籍 (中英文)	1. 中華民國 ROC				
	住居所 (營業所) (中 文)					
	住居所 (營業所) (英 文)	1. No. 1, Li-Hsin Rd. 2, Science-Based Industrial Park, Hsinchu 300; Taiwan, R.O.C.				
	代表人(中文)	1. 李焜耀				
	代表人(英文)	1.K. Y. Lee				



# 四、中文發明摘要 (發明名稱:液晶顯示器之製造方法)

一種液晶顯示器之製造方法,將兩個不同之第一、第二光單所能曝光的交接地帶分別以逐漸改變或波浪變的方式,將要定義形成之薄膜電晶體的閘極電極或是源/汲極對切割成第一和第二部分,使由第一光單所定義之第一部分的面積大小係從左至右由大而小(或由小而大)遞變。

伍、(一)、本案代表圖為:第4圖。

(二)、本案代表圖之元件代表符號簡單說明:

Ⅰ-Ⅱ~光罩定義區;

BL~ 交界線;

30~ 閘極線;

32~資料線;

BA~交界區;

六、英文發明摘要 (發明名稱:METHOD OF FABRICATING A LIQUID CRYSTAL DISPLAY)

A method of fabricating a liquid crystal display (LCD). The gate electrodes or the source/drain electrode pairs of thin film transistors in the LCD are patterned by at least a fist mask and a second mask. The gate electrodes or the source/drain electrode pairs at the boundary region defined by both of the first and second masks are divided into a first portion





## 四、中文發明摘要 (發明名稱:液晶顯示器之製造方法)

400~ 閘極線;

402~ 閘極電極;

P1~第一部分;

P2~第二部分;

T1-T4~ 電 晶 體。

六、英文發明摘要 (發明名稱:METHOD OF FABRICATING A LIQUID CRYSTAL DISPLAY)

patterned by the first mask and a second portion patterned by the second mask. The first portion and second portion are gradually or wavily divided such that the area of each of the gate electrodes or the source/drain electrode pairs in the first portion increases along the boundary direction and those in the second portion decreases along the boundary direction.



一、本案已向							
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先提				
		無					
	·						
二、□主張專利法第二十五	條之一第一項優	先權:					
申請案號:		tra.	•				
日期:		無					
三、主張本案係符合專利法	第二十條第一項[	■第一款但書或■	第二款但書規定之期間				
日期:							
	·國外:						
寄存國家:		ta					
寄存機構:		無					
寄存日期: 寄存號碼:							
可行號啊. □有關微生物已寄存於國內(本局所指定之寄存機構):							
寄存機構:	•	伍					
寄存日期: 寄存號碼:		無					
可行號 <del>啊</del> . □熟習該項技術者易於	後得,不須寄存。						

### 五、發明說明(1)

# 【發明所屬之技術領域】

本發明係有關於一種液晶顯示器之製方法,包含將兩個不同之第一、第二光罩所能曝光的交接地帶分別以逐漸改變或波浪改變的方式作切割之步驟,俾以降低銀幕區塊(shot mura)現像之發生。

## 【先前技術】

第1圖表示傳統薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display;以下簡稱為TFT-LCD)之顯示單元電路圖。如第1圖所示,其包含,共通電極COM,資料線DL,掃描線GL,薄膜電晶體Tx,儲存電容Cst,液晶畫素Clc。其中資料線DL耦接到薄膜電晶體Tx的源極S;掃描線GL耦接到薄膜電晶體Tx的開極G,儲存電容器Cst之一端耦接於薄膜電晶體Tx的凝極D,另一端視應用之所需可耦接共通電極COM或是相鄰近單元之閘極線;液晶畫素Clc耦接於薄膜電晶體Tx的汲極D和共通電極COM之間;其中,電容器Cgd為寄生電容器。

第2圖顯示傳統主動陣列式(Active Matrix type)
TFT-LCD之平面架構示意圖。第2圖所示之TFT-LCD係由複數個第1圖所示之顯示單元,配置成陣列形態而構成。

隨著TFT-LCD 螢幕尺寸之與日俱增,在製造TFT-LCD 會將其分割成由多個光罩來定義形成所需要電路及元件之型樣(pattern)。第2圖所示之TFT-LCD,其第 I、II區係分別由光罩A和光罩B所定義形成,BL係為光罩A和B之交界





#### 五、發明說明(2)

線。由第2圖可知,顯示單元中TFT之閘極或是源/汲極均由同一層的光罩A或光罩B所單獨曝光(定義),由於光罩A和光罩B由於對準偏移或誤對準等因素,會造成交界線BL兩側之TFT其閘極G和源/汲極(S/D)間重疊面積之不同,連帶造成雜散電容器Cgd之不同,而導致銀幕區塊(shot mura)之現象發生。

$$\Delta V_{p\_A} = \frac{\Delta V_{g} \times C_{gd\_A}}{C_{total\_A}} \qquad \text{fo} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \text{for} \qquad \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} \qquad \Delta V_{p\_B} =$$

其中, $C_{total\_A} \approx Cst + Clc + C_{gd\_A}$ , $C_{total\_E \approx} Cst + Clc + C_{gd\_B}$ ;  $\Delta V_{g}$  表示在TFT 導通和關閉時,閘極線上之電壓變化。

假設 $C_{total\_A} = C_{total\_B} = C_{total}$ ,則交界線BL兩側顯示單元之耦合電壓的差為:

$$\Delta V_{p\_A} - \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_A}}{C_{total\_A}} - \frac{\Delta V_{g} \times C_{gd\_B}}{C_{total\_B}} = \Delta V_{g} \times \frac{C_{gd\_A} - C_{gd\_B}}{C_{total}}$$
(1);

根據實驗結果,若耦合電壓的差大於5 mV,則銀幕區塊(shot mura)的情形便會嚴重到肉眼即可辨視之程度。

傳統以A、B光罩(或多個光罩)分別曝光製造TFT之方法,如美國專利US5795686、US5656526、US6157433、及





#### 五、發明說明(3)

US5945256…等,由於交界線兩側之各個顯示單元中TFT之間極或是源/汲極均係單獨由同一光罩A或光罩B所曝光(定義),因此無可避免地會遭遇上述銀幕區塊之問題。因此,若能設法降低光罩交界線兩側之兩相鄰顯示單元之耦合電壓的差,即可提高抑制銀幕區塊(Shot mura)之能力。

## 【發明內容】

有鑑於此,本發明之主要目的為提供一種液晶顯示器之製造方法,俾能提高所製作之TFT-LCD能夠具有高抑制銀幕區塊(shot mura)現像之能力。

本發明之主要特徵,係將兩個不同光罩所能曝光的交接地帶,分別以逐漸改變或波浪的方式,對閘極電極或源/汲極對進行切割,使之分屬不同的兩個曝光區塊,如此兩個曝光區塊間的交界區(過渡地帶)之TFT的閘-汲極間電容Cgd,便能以緩慢的方式過渡,進而降不同耦合壓降之差,達到抑制銀幕區塊(shot mura)現像之目的。

為達成上述主要目的,本發明提出之液晶顯示器之製造方法,主要包括如下步驟:首先,形成一閘極型樣(gate pattern)於一基板上,上述閘極型樣包括互相間隔開之複數閘極線,以及一閘極電極陣列(gate electrode array)與上述等閘極線構成電性連接;接著,再形成一通道層陣列(channel array)與上述閘極電極陣列互相隔離;然後,形成一源/汲極對陣列(source/drain pair





### 五、發明說明(4)

array)於上述通道陣列上,上述源/汲極對陣列中之每一對源極和汲極係互相間隔開;以及,最後形成一畫素電極陣列,分別耦接上述源/汲極對陣列中之上述等汲極。

需注意的是,在形成上述閘極型樣或上述源/汲極對 陣列之步驟中,至少包括如下之步驟:形成一光阻層;將 上述光阻層至少句成一第一區、及一位於上 第一及第二區之間的交界區、上述交界區依據一邊界線 分成一第一部分;使用一第一光罩,定義上 述第一區及上述第一部分。

其中,上述交界區對應於上述開極電極陣列或上述源/汲極對陣列之一子陣列;對於上述子陣列中之每一列閘極電極或每一列源/汲極對,上述邊界線係以一特定型式進行分割,使上述列閘極電極中之所有閘極電極、或上述列源/汲極對中之所有源/汲極對,在上述第一部分內由上述第一光罩所定義之面積大小從左至右係由小而大(或由大而小)遞變,而在上述第二部分內由上述第二光罩所定義之面積大小從左至右係由小而大)遞變。

# 【實施方式】

為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉若干較佳實施例,並配合所附圖示,作詳細說明如下。為說明簡便起見,各圖式中相同符號或數字係代表相同之單元或構件。





### 五、發明說明 (5)

### 實施例一

第4圖顯示本發明TFT-LCD之平面佈局示意圖;為了簡潔起見,作為通道層之非晶矽層(amorphous silicon layer;α-silicon層)以及畫素電極並未繪出。第4圖之TFT中之閘極和源/汲極之結構係對應於第2圖所示者。

第4圖所示之TFT-LCD,包括互相平行設置之複數閘極線400;一由複數閘極電極402所組成之閘極電極陣列,每一閘極電極分別與上述閘極線電性連接;以及,一源/汲極對陣列,對應於上述閘極電極陣列而設置,上述源/汲極對陣列中之每一對源極S和汲極D係互相間隔開。

將上述第4圖所示之TFT-LCD,至少分成一第一區 I、一第二區 I、及一位於該第一及第二區之間的交界區BA,上述交界區BA依據一邊界線BL(圖中之虛線)而分成若干之第一部分P1和第二部分P2;並且使用第一光罩A定義上述第一區 I 及第一部分P1;以及使用第二光罩B,定義上述第二區 I 及第二部分P2。

第4圖中,上述邊界線BL係以方形波浪之型式進行分割,使交界區BA中第1列閘極電極(row1)中之所有閘極電極402、或第1列源/汲極對中之所有源/汲極對(S/D),在第一部分P1內由該第一光罩所定義之面積大小從左至右係由大而小,而在第二部分P2內由該第二光罩所定義之面積大小從左至右係由小而大遞變。

上述邊界線BL對第1列(row1)從上述第一區 I 往第二





### 五、發明說明 (6)

區 II 完成切割後,接著再從第二區 II 往第一區 I 對第2列 (row2)進行分割;在切割第2列之情形下,在第一部分P1 內由該第一光罩所定義之面積大小係由小而大,而在第二部分P2內由該第二光罩所定義之面積大小係由大而小遞變。此往復進行第3、4列(row3、row4)之切割。

第4圖中,若有N-1個電晶體T1~TN-1之閘極電極或是源/汲極對(S/D)由第二光罩B和第一光罩A所分別曝光之比率係為漸變比例分割,例如為1:N-1、2:N-2 ~ k:N-k、 k+1:N-(k+1) ~ N-2:2 、 N-1:1 。 電晶體Tk和Tk+1之雜散閘 - 汲極間電容分別為 $C_{gd_k}=(kC_{gd_l}+(N-k)C_{gd_l})/N和C_{gd_k+1}=((k+1)C_{gd_l}+(N-k-1)C_{gd_l})/N;所以依上述公式(1)$ 

$$\Delta V_{p\_A} - \Delta V_{p\_B} = \frac{\Delta V_{g} \times C_{gd\_k+l}}{C_{total\_I}} - \frac{\Delta V_{g} \times C_{gd\_k}}{C_{total\_II}} = \Delta V_{g} \times \frac{C_{gd\_I} - C_{gd\_II}}{N \times C_{total}}$$
(2)


由上式(2)可知,任兩個顯示單元間之耦合電壓的差降為產先之1/N。亦即是抵制因誤對準所造成銀幕區塊之能力可以提高N倍。

在此實施例中(N=5),故有4個電晶體 $T1\sim T4$ ,其閘極電極或是源/汲極對(S/D)由第二光罩B和第一光罩A所分別曝光之面積比率為4:1、3:2、2:3、1:4。

## 實施例二

第5A、5B圖顯示本發明TFT-LCD之另一種平面佈局示意圖;同樣地為了簡潔起見,作為通道層之α-silicon層以及畫素電極並未繪出。





### 五、發明說明 (7)

第5A、5B圖所示之TFT-LCD,包括互相平行設置之複數閘極線500;一由複數閘極電極502所組成之閘極電極陣列,每一閘極電極分別與上述閘極線電性連接;以及,一源/汲極對陣列,對應於上述閘極電極陣列而設置,上述源/汲極對陣列中之每一對源極S和汲極D係互相間隔開。

同樣地,將上述第5A、5B圖所示之TFT-LCD,至少分成一第一區 I、一第二區 II、及一位於該第一及第二區之間的交界區BA,上述交界區BA依據一邊界線BL1(圖中之虛線)或BL2(圖中之實線)而分成若干之第一部分P1和第二部分P2;並且使用第一光罩A定義上述第一區 I 及第一部分P1;以及使用第二光罩B,定義上述第二區 II 及第二部分P2。

第5A圖中,上述邊界線BL1係以階梯線之型式進行分割,使交界區BA中第1列閘極電極(row1)中之所有閘極電極502、或第一列源/汲極對中之所有源/汲極對(S/D),在第一部分P1內由該第一光罩所定義之面積大小從左至右係由大而小,而在第二部分P2內由該第二光罩所定義之面積大小從左至右係由小而大遞變。

上述邊界線BL1對第1列(row1)從上述第一區 I 往第二區 II 完成切割後,接著先返回第一區 I 後,再重新由第一區 I 往第二區 II 對第2列(row2)進行分割,並如此往復進行切割。如第5A 圖所示者,亦可使用如邊界線BL2所示之斜直線型式來進行分割。

第5B圖與第5A圖之差別在於,當上述邊界線BL1(或





### 五、發明說明 (8)

BL2) 對第1列(row1)從上述第一區 I 往第二區 II 完成切割後,接著再從第二區 II 往第一區 I 對第2列(row2)進行分割;在切割第2列之情形下,在第一部分P1內由該第一光罩所定義之面積大小從右至左係由小而大,而在第二部分P2內由該第二光罩所定義之面積大小從右至左係由大而小遞變,此往復進行切割。

上述實施例一、二中,邊界線對每一列閘極電極或每一列源/汲極對係可以(斜)直線方式、階梯線方式、波浪線方式、嵌入線方式…等進行分割,而且分割之比例不限定上述。

應用本發明提出之上述概念,可提出一種新穎之液晶顯示器之製造方法,主要步驟如下所述。

首先,形成一閘極型樣(gate pattern)於一基板上, 上述閘極型樣包括互相間隔開之複數閘極線,以及一閘極 電極陣列(gate electrode array)與上述等閘極線構成電 性連接。

接著,再形成一通道層陣列(channel array)與上述 閘極電極陣列互相隔離;然後,形成一源/汲極對陣列 (source/drain pair array)於上述通道陣列上,上述源/ 汲極對陣列中之每一對源極和汲極係互相間隔開。

最後形成一畫素電極陣列,分別耦接上述源/汲極對陣列中之上述等汲極。

上述製造方法重點在於:形成上述閘極型樣或上述源/汲極對陣列時,令所使用之第一和第二光罩交界處之邊





### 五、發明說明 (9)

界線係以一特定型式進行分割(如上述實施例所描述),使上述列閘極電極中之所有閘極電極、或上述列源/汲極對中之所有源/汲極對,在上述第一部分內由上述第一光罩所定義之面積大小從左至右係由小而大(或由大而小)遞變,而在上述第二部分內由上述第二光罩所定義之面積大小從左至右係由大而小(或由小而大)遞變。

如實施例一所述,應用本發明之製造方法製作而得之 TFT-LCD能夠避免因兩個不同光罩之交界地帶所造成之銀 幕區塊(shot mura)現象。

雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



### 圖式簡單說明

第1圖表示傳統薄膜電晶體液晶顯示器之顯示單元電路圖。

第2圖顯示傳統主動陣列式之平面架構示意圖。

第3圖顯示第2圖中BL兩側之顯示單元之佈局圖。

第4圖顯示本發明TFT-LCD之平面佈局示意圖。

第5A、5B圖顯示本發明TFT-LCD之另一種平面佈局示意圖。

## 【符號說明】

COM~ 共通電極;

DL~ 資料線;

GL~掃描線;

Tx~薄膜電晶體;

Cst~ 儲存電容;

C1c~液晶畫素;

S~源極;

G~ 閘極;

D~汲極;

Cgd~雜散電容器;

Ⅰ-Ⅱ~光罩定義區;

BL、BL1、BL2~交界線;

30~ 閘極線;

32~資料線;

BA~交界區;



### 圖式簡單說明

P1~第一部分;

Agd\_A、Agd\_B~閘極線與汲極之重疊面積;

400、500~ 閘極線;

402、502~ 閘極電極;

P2~第二部分;

T1-T4~電晶體。



1. 一種液晶顯示器之製造方法,該液晶顯示器具有複數畫素單元,包括如下步驟:

形成一閘極型樣於一基板上,該閘極型樣包括互相間隔開之複數閘極線,以及一閘極電極陣列與該等閘極線構成電性連接;

形成一通道層陣列與該閘極電極陣列互相隔離;

形成一源/汲極對陣列於該通道陣列上,該源/汲極對陣列中之每一對源極和汲極係互相間隔開;以及

形成一畫素電極陣列,分別耦接該源/汲極對陣列中之該等汲極;

其中,在形成該閘極型樣或該源/汲極對陣列之步驟中,至少包括如下之步驟:

形成一光阻層;

將該光阻層至少分成一第一區、一第二區、及一位於該第一及第二區之間的交界區,該交界區依據一邊界線而分成一第一部分和一第二部分;

使用一第一光罩,定義該第一區及該第一部分;

使用一第二光罩,定義該第二區及該第二部分;

其中,該交界區對應於該閘極電極陣列或該源/汲極對陣列之一子陣列;對於該子陣列中之每一列閘極電極或每一列源/汲極對,該邊界線係以一特定型式進行分割,使該列閘極電極中之所有閘極電極、或該列源/汲極對中之所有源/汲極對,在該第一部分內由該第一光罩所定義之面積大小係由小而大(或由大而小)遞變,而在該第二部





分內由該第二光罩所定義之面積大小係由大而小(或由小而大)遞變。

- 2. 如申請專利範圍第1項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以直線方式分割。
- 3. 如申請專利範圍第1項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以階梯線方式分割。
- 4. 如申請專利範圍第1項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以波浪線方式分割。
- 5. 如申請專利範圍第1項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以嵌入線方式分割。
- 6. 如申請專利範圍第1項所述之液晶顯示器之製造方法,其中,該邊界線從該第一區往該第二區,再從第二區往該第一區進行往復之分割。
- 7. 如申請專利範圍第1項所述之液晶顯示器之製造方法,其中,該邊界線從該第一區往該第二區分割後,回折至該第一區再往該第二區,如此進行往復之分割。
- 8. 一種液晶顯示器,可以避免因兩個不同光罩之交界地帶所造成之銀幕區塊(shot mura)現象,係使用如申請專利範圍第1項所述之液晶顯示器之製造方法製作而得。
  - 9. 一種液晶顯示器之製造方法,該液晶顯示器具有複



數畫素單元,包括如下步驟:

於一基板上,形成一閘極形樣、一閘極電極陣列、一 與該閘極電極陣列互相隔離之通道層陣列、一源/汲極對 陣列、及一畫素電極陣列;該閘極型樣包括互相間隔開之 複數閘極線分別與該閘極電極陣列構成電性連接,該源/ 汲極對陣列中之每一對源極和汲極係互相間隔開,該畫素 電極陣列分別耦接該源/汲極對陣列中之該等汲極;

其中,在形成該閘極型樣或該源/汲極對陣列之步驟中,至少包括如下之步驟:

形成一光阻層;

將該光阻層至少分成一第一區、一第二區、及一位於該第一及第二區之間的交界區,該交界區依據一邊界線而分成一第一部分和一第二部分;

使用一第一光罩,定義該第一區及該第一部分;使用一第二光罩,定義該第二區及該第二部分;

其中,該交界區對應於該閘極電極陣列或該源/汲極對陣列之一子陣列;對於該子陣列中之每一列閘極電極或每一列源/汲極對,該邊界線係以一特定型式進行分割,使該列閘極電極中之所有閘極電極、或該列源/汲極對中之所有源/汲極對,在該第一部分內由該第一光罩所定義之面積大小係沿一特定方向由小而大(或由大而小)遞變,而在該第二部分內由該第二光罩所定義之面積大小係沿該特定方向由大而小(或由小而大)遞變。

10. 如申請專利範圍第9項所述之液晶顯示器之製造方








法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以直線方式分割。


- 11. 如申請專利範圍第9項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以階梯線方式分割。
- 12. 如申請專利範圍第9項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以波浪線方式分割。
- 13. 如申請專利範圍第9項所述之液晶顯示器之製造方法,其中,該邊界線對每一列閘極電極或每一列源/汲極對係以嵌入線方式分割。
- 14. 如申請專利範圍第9項所述之液晶顯示器之製造方法,其中,該邊界線從該第一區往該第二區,再從第二區往該第一區進行往復之分割。
- 15. 如申請專利範圍第9項所述之液晶顯示器之製造方法,其中,該邊界線從該第一區往該第二區分割後,回折至該第一區再往該第二區,如此進行往復之分割。














第5A圖

